



T.C.
BALIKESİR ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
BIL2214 Sayısal Tasarım Laboratuvarı

DENEY 9 FLİP-FLOP

DENEYİ YAPANIN	DEĞERLENDİRME	
Adı- Soyadı: Buğra Yalçın	Deney Notu:	/100
	Gecikme Notu: (Değerlendirme Notu X 0.5)	/100
Numarası: 202313709026	Rapor Notu : / 100	
Deney Tarihi: 16/04/2025	Değerlendiren:	
İmza:	İmza:	

BIL2214 Sayısal Tasarım Laboratuvar Kuralları

1. Laboratuvar alıřmaları daha nce yayınlanan ders programına gre yapılacaktır. Ders saatinden 10 dk nce laboratuvar nnde hazır bulunması gerekmektedir. Geciken ğrenci kesinlikle laboratuvara alınmaz.
2. ğrencilerin laboratuvara gelmeden nce o gn yapacakları deneye ait fy dikkatle okumaları ve varsa deney ncesi hazırlık kısmında istenen tm alıřmaları yapmış olmaları gerekir. Deney ncesi hazırlık kısmında istenenler, deneye başlamadan nce grevli ğretim elemanı tarafından incelenecek ve deęerlendirilecek ve n hazırlığı yapmamış ğrenciler deneye alınmayacaklardır.
3. Deney esnasında ğrenciye deneyle ilgili sorular sorulabilir. Bu yoklamaların sonucu ve deneyin yrtlř sırasında gsterilen ilgi, başarı ve alıřmalar deęerlendirilerek ğrenciye yaptığı her deney iin bir not verilir.
4. Geerli mazereti (Devlet Kurumundan Saęlık Raporu) olmadan deneye gelmeyen ğrenci o deneyden sıfır (0) almış kabul edilir. Takip eden deneylerden herhangi biri iin aynı durumun tekrarı halinde ğrenci laboratuardan devam alamaz.
5. Deney tamamlandıktan sonra sonular deneyi yrten grevli ğretim Elemanına gsterilir ve ancak onayı alındıktan sonra montaj daęıtılır. Deney sonunda tm ekipmanlar yerlerine dzenli bir řekilde yerleřtirilmez. Tm cihazlar kapalı konuma getirilmelidir.
6. ğrencilerin deneyleri yaparken deney fylerinde belirtilen adımları ve ařamaları takip etmeleri gerekmektedir. Kendi başlarına iinden ıkamadıkları durumlarda grevli ğretim elemanından yardım istemeleri, gruplar arasında fikir alıřveriřinde bulunmamaları gerekmektedir. Bu nedenle laboratuarda amasızca dolařmak, bařka grupların iřine karıřmak, yksek sesle konuřmak, řakalařmak, izinsiz dięer cihazları kullanmak ve izinsiz laboratuardan ayrılmak yasaktır.
7. Deney sırasında alınan sonular ve bunlardan ıkarılan yorumlar deney fynde yer alan ilgili kısımlara dzenli olarak iřlenecektir.
8. Yapılan deneye ait raporlar bir hafta sonra teslim edilecektir (laboratuvar alıřması olsun olmasın). Teslim tarihinin herhangi bir řekilde tatile denk gelmesi durumunda ilk iř gn teslim edilmelidir. Ge teslim edilecek raporlar iin sre; bir haftadır, ancak bu durumdaki her deneyin RAPOR NOTU 50 puan zerinden deęerlendirilecektir. Bir haftalık ek srede teslim edilmeyen rapor notu sıfır (0) kabul edilecektir.

DENEY : FLİP-FLOP (BELLEK) DEVRELERİ Deneyin Amaçları

- Bellek devrelerinin çalışma prensiplerini öğrenmek. Farklı Flip-Flop devrelerin gerçekleştirilmesi ve tetikleme biçimlerini kavramak.
- Ardışık mantık devrelerinin çalışma prensibini anlamak ve saat(clock) kavramına aşina olmak.

Deney Malzemeleri

74LS74 Entegresi, 74LS76 Entegresi, 330Ω Direnç, LED


Teorik Bilgi

Lojik devreler, kombinasyonel (combinational) ve ardışıl (sequential) olmak üzere ikiye ayrılabilir. Kombinasyonel devrelerde, herhangi bir andaki çıkış, sadece o andaki girişler tarafından belirlenir. Önceki çıkış değerlerinin sonraki çıkışa hiçbir etkisi söz konusu değildir. Eğer bir devrenin çıkışı, sadece girişlerin o anki değerlerine bağlı olmayıp, aynı zamanda çıkışların geçmiş değerlerine bağlı ise, bu devre, ardışıl devre olarak adlandırılır. Flip-Floplar ve iki adet çıkışa (Q ve $\bar{Q}$) sahiptir. Flip-Flop işlem yaparken $\bar{Q}$ çıkışı, her zaman Q değerinin (Bellek) en temel ardışıl devre elemanlarıdır. Flip-Floplar, tipine göre iki veya daha fazla giriş tersi (tümleyeni) değere sahip olur. Yeni giriş değerleri uygulanana kadar çıkış, 0 veya 1 durumunda kalır. Yeni giriş değerleri uygulandığında ise bellek elemanının çıkışı, 0'da iken 1'e (flip) veya 1'de iken 0'a (flop) geçer veya değişmez (durumunu korur).

Temel olarak RS, D, T ve JK olmak üzere dört adet flip-flop türü vardır. Fakat flip-flop elemanları, saat girişi olarak uygulanan girişlerine göre asenkron, darbe tetiklemeli, kenar (düşen veya yükselen) tetiklemeli şeklinde birbirinden ayrılabilirler. Ayrıca, bunlara ilave olarak Preset/Clear girişli flip-floplar vardır ve her flip-flop çeşidinin Preset/Clear girişli olanı vardır.

1. RS Flip-Flop

RS flip-flop Şekil.1'de görüldüğü gibi S (Set=Kur) ve R (Reset=Sıfırla) isimlerinde 2 girişe sahip bir flip-floptur. Şekil.1'de gösterilen tetiklemesiz RS flip-flop, flip-flopların temelini oluşturmaktadır.




Şekil.1. RS flip-flop lojik devresi, blok şeması ve doğruluk tablosu

Doğruluk tablosunda $Q+$, bir sonraki anda çıkış değeri iken, Q ise o andaki çıkış değeridir. Doğruluk tablonun satırları incelendiğinde; 1. satırda; yani $S=0$ ve $R=0$ olduğunda,

çıkışa hiçbir müdahale olmaz ve çıkış değeri aynı kalır. 2. satırda; yani $S=0$ ve $R=1$ olduğunda, R girişi Reset (Sıfırla) anlamındaki giriştir ve bu girişin “1” olması demek, çıkışı sıfırla demektir yani $Q+$ çıkışı “0” olur. 3. satırda; yani $S=1$ ve $R=0$ olduğunda, S girişi Set(Kur) anlamındaki giriştir ve bu girişin “1” olması demek, çıkışı kur demektir bu da çıkışı “1” yapmak hem de Reset değeri 1 verildiği için hem Q hem de $\bar{Q}$ çıkışları “0” değerini alırlar. Her iki demektir. 3. satırda; yani $S=1$ ve $R=1$ olduğunda ise istenmeyen bir durum oluşmakta hem Set çıkışın sıfır olması durumu istenmeyen bir durum olduğundan $S=1$ ve $R=1$ girişleri kullanılmaz. Zaten bu “sıfırla” ve “kur” mantığına da aykırıdır.

1.1. Darbe tetiklemeli RS Flip-Flop


RS flip-floplar, bir saat girişi olmadan asenkron olabildikleri gibi bir saat girişi ile çıkış değişimlerinin senkronize edilmesi ile senkron olabilir. Her iki durumda da doğruluk tablosu aynıdır ve senkron RS flip-floplarda, flip-flop aktif eden saatin geçişi oluşmadıkça çıkış değerini korur. Darbe tetiklemeli RS flip-flop lojik devresi, blok şeması ve doğruluk tablosu Şekil.2’de verilmiştir.



Şekil.2. Darbe Tetiklemeli RS flip-flop lojik devresi, blok şeması ve doğruluk tablosu


1.2. Flip-Flopların Tetiklenmesi

Flip floplar saat darbesi, veya tetikleme palsi denilen kare dalga sinyal ile tetiklenirler. FF’lerin CK girişlerine bu kare dalga sinyal bağlanır. Bu kare dalga sinyaller ise osilatör devreleri ile üretilirler. Tetikleme palsi, 0V ila 5V arasında değişen bir kare dalgadır. Yani lojik “0” ile lojik “1” arasında değişen bir işarettir. Değişik frekanslarda olabilir.



Şekil.3. Tetiklemelerde kullanılan kare dalga şekli

Temelde 3 çeşit tetikleme şekli vardır. Bunlar; pozitif kenar (çıkan kenar) tetiklemesi, negatif kenar (inen kenar) tetiklemesi ve düzey tetiklemedir. Kare dalganın “0” durumundan “1” durumuna geçtiği andaki tetiklemeye pozitif kenar tetiklemesi denir. Çıkışlar, kare dalganın, her sıfırdan bire geçişinde konum değiştirirler (Şekil.4).



Şekil.4.


Pozitif kenar tetiklemesi ve gösterimi

Meselâ, RS FF’in t_0 anındaki çıkışının “0” ve girişlerinin $S=1$, $R=0$ olduğunu düşünelim. Eğer RS FF’in doğruluk tablosuna bakarsak $S=1$, $R=0$ iken çıkışın 1 olması gerektiğini göreceksiniz. t_0 anından t_1 anına gelinceye kadar geçen sürede $S=1$, $R=0$ olduğu halde RS FF’in çıkışı “0” olarak kalacaktır. Ama t_1 anına gelindiğinde çıkış hemen “1” olacaktır ve çıkış bu konumunu yani “1” durumunu t_2 anına gelinceye kadar sürdürecektir. Eğer t_2 anına kadar girişlerde bir değişiklik yapılmaz ise çıkış, konumunu t_2 anı geçse bile sürdürmeye devam

edecektir. Biz t1 anından hemen sonra girişleri değiştirdiğimizi ve S=0 ve R=1 yaptığımızı düşünelim. Bu durumda t2 anı geldiğinde Q çıkışı “0” olacaktır. t2 anından sonrada çıkışları S=0 ve R=0 yaptığımızı düşünersek, t3 anına gelindiğinde o andaki çıkış ne ise aynen kaldığını göreceğiz. t2 ile t3 arasındaki zamanda çıkış “0” olduğundan, t3 anından sonrada çıkış “0” olarak kalacaktır. Eğer t2 ile t3 arasındaki zamanda çıkış “1” olsaydı, t3 anından sonraki çıkışta “1” olacaktı.

2. Darbe tetiklemeli T Flip-Flop

T flip-flop saat işaretine ek olarak bir adet girişi (T) vardır. Saat işaretinin aktif olması ile T girişi 0 olduğunda çıkış işareti korunurken, 1 olduğunda ise çıkış işareti, bir önceki çıkışın tümleyen değerini (toggle) alır. Şekil.5'te T flip-flop lojik devresi, blok şeması ve doğruluk tablosu verilmiştir.




Şekil.5. Darbe tetiklemeli T flip-flop lojik devresi, blok şeması ve doğruluk tablosu

3. JK Flip-Flop

JK flip-flop için, RS flip-flopun geliştirilmiş modelidir diyebiliriz. RS flip-floplarda R=1 ve S=1 olduğunda belirsizlik durumu oluşuyordu ve bu girişlerin kullanılmaması gerekiyordu. JK flip-flopunda, RS flip flop gibi iki girişi vardır. Bu girişler mantık olarak RS girişlerine benzemektedir. Burada J girişi “Kur” girişi, K ise “Sıfırla” girişi gibi düşünülebilir. JK flip-flopun RS flip-flop’dan tek farkı J=1, K=1 durumunda belirsizlik olmamasıdır. Bu durumda çıkış, bir önceki çıkışın tersi olmaktadır. Yani J=1, K=1 olduğunda çıkış “0” ise “1”, “1” ise “0” olmaktadır. Diğer durumlarda ise JK flip-flopun çıkışları RS flip-flop gibidir.

Bir kenar tetiklemeli flip-flop saat işaretinin 0’dan 1’e (yükselen) veya 1’den 0’a (düşen) geçişlerinde aktif hale gelir. Kenar tetikleme mekanizması, saat işareti ile saat işaretine göre daha dar bir darbeyi üreten yapıdır. Bu dar darbe, flip-flopun çalışması için yeterli olur. Burada darbe süresinin, çıkış işaretinin üretilmesi ve geri besleme olarak girişlere gönderilme süresinden daha düşük olmasına dikkat edilmesi gerekir. Kenar tetiklemeli flip-flop kullanılmasının nedeni, saat işaretinin düşen veya yükselen kenarında tetikleme oluştuğunda flip-flopun saat işaretinin bir diğer tetikleme kenarına kadar girişlerinde meydana gelen değişimlere kapalı olması ve saat işaretinin tetiklenmesi ile çıkışın güncellenmesidir.




Şekil 6. Yükselen kenar tetiklemeli J-K bellek elemanı, Blok Diyagramı, Doğruluk Tablosu

DENEYSEL ÇALIŞMA

Deney Adımları

1. Aşağıdaki şekilde bir NOT kapısı üzerinde üretilen gecikme ile gerçekleştirilen basit bir kenar tetiklemeli JK flip-flop yapısını verilmektedir. Devreyi breadboard üzerinde kurunuz.
2. Clock değerlerini fonksiyon jeneratörü ile 1 Hz frekansında 5Vpp kare dalga işareti vererek yapınız.
3. Elde ettiğiniz sonuçları kısmında Tablo 1'i doldurunuz.



JK FF'a benzer şekilde D Flip-Flop ile devreyi kurunuz ve sonuçlar kısmında yer alan Tablo.2'yi doldurunuz (D FF bağlantılarını deneyden önce inceleyerek geliniz)

Not-1: Deneyden önce deneyde kullanılacak entegrelerin datasheetleri incelenerek entegre bağlantıları ve beslemeleri hakkında bilgi edininiz.

Not-2: Deneyden önce deney föyüne ve deney sorularına çalışarak geliniz.

DENEY SONUÇLARI

Tablo.1 JK FF doğruluk tablosu

PR	CLR	J	K	Q	Q'
0	0	0	0	0	1
0	1	0	1	1	0
1	0	1	0	0	1
1	1	0	0	hold	hold
1	1	0	1	0	1
1	1	1	0	1	0
1	1	1	1	change	change

Tablo.2 D FF doğruluk tablosu

PR	CLR	D	Q	Q'
0	0	0	1	0
0	1	0	0	1
1	0	1	0	1
1	1	0	0	1
1	1	1	1	0

<https://www.tinkercad.com/things/6zA3vMRcuHt-202313709026bugrayalcin>

DENEY SORULARI

1. Flip floplar hangi amaçla ve nerelerde kullanılır?

devrelerde bir bitlik veri saklamak amacıyla kullanılan temel hafıza elemanlarıdır. Saat sinyaliyle çalışırlar, veri saklama, sayma, zamanlama gibi işlemlerde kullanılır.

2. Pozitif(yükselen) kenar tetiklemesi, negatif(düşen) kenar tetiklemesi nedir?

Kare dalga verilen bir saat sinyalinde dalganın 0 a indiği anda tetikleme yapılırsa düşen kenar, 1 e çıktığı anda tetikleme yapılırsa yükselen kenar tetiklemesi denir.

3. FF'lu devrelerin üstünlüklerini açıklayınız.

Hafızaları olmaları. Önceki durumunda etkili olduğu bu devrelerde daha karmaşık ve kullanışlı devreler yapılabilir.

4. 7475 entegresi ne tür bir FF entegresidir ve farkı nedir?

5. 7476 entegresi ne tür bir FF entegresidir ve farkı nedir?